3月29日，由全球領先的技術媒體機構AspenCore主辦的2023國際集成電路展覽會暨研討會(IIC Shanghai 2023)同期的EDA/IP與IC設計論壇，邀請了包括Cadence、芯瑞微、Andes、奎芯科技、芯和半導體、思爾芯、 安謀等多家來自EDA工具、IP解決方案等廠商代表作了相關深度分享。其中，奎芯科技 市場及戰(zhàn)略副總裁 唐睿作了主題為“奎芯M2Link Chiplet D2D 賦能高性能計算”的演講，分享內容涉及ChatGPT所引發(fā)的算力需求暴增，Chiplet的產業(yè)發(fā)展，UCIe標準以及奎芯的M2Link。WA7esmc

奎芯科技 市場及戰(zhàn)略副總裁 唐睿WA7esmc

　　ChatGPT引發(fā)算力需求的暴增

　　Chiplet是近來科技領域最火爆的話題，基本上影響了大家的生活和工作。WA7esmc

　　唐睿指出，從訓練和推演的角度來看，ChatGPT是需要巨大的算力去支撐的，GPT3需要1750億個模型參數，GPT3.5和GPT4模型參數規(guī)模和GPT3是不相上下的，像微軟和英偉達推的模型參數已經達到了五千億之多。WA7esmc

　　從2008年到2021年，自然模型參數幾乎每年提升一個數量級，增量非常厲害，所以在算力角度的需求很大，微軟的數據中心搭建了一個超過四千個CPU、一千個GPU的計算集群，去為OpenAI訓練ChatGPT的模型。推演的時候，支持目前OpenAI的推演需求和客戶支持的需求，是需要三千多臺A100的服務器，約等于近三萬個GPU。最新的DGX H100，主要的CPU拓展都依賴于高速互聯(lián)的slution。計算體系是依托互聯(lián)進行拓展，計算體系互聯(lián)從內到外帶寬是逐級遞減，但延遲也是逐級遞增的，可以看到片內封裝級互聯(lián)以及芯片互聯(lián)是落在狹義的Chiplet領域。WA7esmc

　　Chiplet的產業(yè)發(fā)展

　　回顧Chiplet的產業(yè)發(fā)展我，他認為Chiplet是大算力時代的唯一選擇，究其原因主要涉及四點：成本、性能、生態(tài)和市場。WA7esmc

　　從成本端看，它是比較小的尺寸，良率會更高，也可以用不同的制程去進行組合，所以成本上具有優(yōu)勢。WA7esmc

　　從性能的角度，后摩爾時代算力進一步擴展，只能依靠Chiplet去做。WA7esmc

　　從芯片開發(fā)角度來看，Chiplet給芯片的架構師帶來了一些新的挑戰(zhàn)——如何把原來的在一個單代上的ICOC集成到小的Chiplet上做合理的規(guī)劃和拆解，對架構是極大的挑戰(zhàn)，如果進展順利，是可以改變整個芯片設計的生態(tài)，也可以大大降低芯片開發(fā)的門檻，縮短芯片上市的時間。WA7esmc

　　從應用端來看，其實Chiplet也增加了IP硬件的復用性，也針對不同的底層應用做不同的Chiplet拼接調整，也可以增加芯片定制化的趨勢。WA7esmc

　　UCIe標準及M2Link

　　由于Chiplet 產品形態(tài)多樣，標準各異，2022年8月科技巨頭們積極布局Chiplet并推出相關產品，共同成立了Chiplet標準聯(lián)盟，正式推出了通用Chiplet的高速互聯(lián)標準“UCIe”。WA7esmc

　　唐睿表示，UCIe是定義了Data和Clk是如何互聯(lián)的，它是并角比較少，做一個并行對電流轉換，就帶來了較多的延遲和功耗，目前還是比較適合傳統(tǒng)的封裝形式。另一種就是類比ER的并行機構，除了Data以外，還要傳Rwded，因為線路比較多，所以整體的帶寬并不低，它帶來的一個問題就是因為本身并角較多，其整體架構還是比較輕量級的，因為沒有并行到串行的轉換，功耗和延遲也會相對低很多。因為需要同步傳輸很多信號，所以說缺點也很明顯，只能適合相對距離比較近，間距比較小的應用場合，一般也比較適合先進封裝去采用。WA7esmc

　　UCIe是目前主流CPU公司做推廣的Chiplet并行互聯(lián)標準。UCIe的層級定義比較完備，包括從物理層到適配層再到協(xié)議層，它的功耗和延遲也是要求比較高的，而且UCIe本身是針對不同的封裝，它定了一些非常關鍵的指標，像速率、線寬、線距、封裝形式、帶寬密度、功耗延遲等等。目前，UCIe有如下幾個應用場景，首先是計算代到memory，第二種是C2C，就是兩個計算小芯片互聯(lián)，還有C2 I/O，還有C2O，就是計算小芯片和其他小芯片互聯(lián)。WA7esmc

　　除了物理層和協(xié)議層之外，UCIe還定義了中間層，由于中間層定義非常關鍵的，需要實現多種協(xié)議的仲裁，也將一些糾錯、重傳機制、功能也放進來，最上層協(xié)議層支持PCAE等等協(xié)議。WA7esmc

　　在片間互聯(lián)方面，該廠商也有自己的C2C方案和C2M模組方案，C2C方案兼容PCIE CXL的國際標準協(xié)議，是相對比較短距的芯片互聯(lián)。除了提供Chiplet IP和產品之外，該廠商還可通過自身強大的供應鏈資源和系統(tǒng)整合能力，為客戶打造一站式的Chiplet解決方案。WA7esmc

　　唐睿介紹道，奎芯可以提供整個計算體系，尤其是節(jié)點內的統(tǒng)一的互聯(lián)方案--M2Link。從產品的角度來看，奎芯核心的M2LINK D2D分成兩代產品，第一代是支持2D的封裝，目前在12納米功率上做的，預計是今年第四季度面市。第二代是支持2.5D的先進封裝，會在更先進的工藝，像臺積的6納米工藝上進行IP的研發(fā)，單個速率可以達到32G DPS，之前有64個位，再加上四個模組，所以整體帶寬可以到4G。WA7esmc

　　擴展開來看，基于自己的IP可以搭建一攬子的計算機互聯(lián)體系方案，也是為AI應用助力，奎芯把這些方案統(tǒng)稱為M2LINK，除了前面介紹的D2D之外，該廠商還有D2M，主要支持像目前最新的HBM3的協(xié)議，以及國內未來可能有的內存標準協(xié)議。此外，除提供Chiplet IP和產品之外，該廠商還可通過自身強大的供應鏈資源和系統(tǒng)整合能力，為客戶打造一站式的Chiplet解決方案。WA7esmc